Au脆现象爆发的冶金机制及调整,购销员必收藏必

作者: 必德电竞  发布:2019-05-26

一、Au脆现象的发现

一、试验样品

电子元器件是电子系统的基础部件,是能够完成预定功能且不能再分割的电路基本单元。由于电子元器件的数量、品种众多,因此它们的性能、可靠性等参数对整个电子产品的系统性能、可靠性、寿命周期等技术指标起着重要的影响。

Au是抗氧化性很强的金属,钎料对它有很好的润湿性。但如果钎料中Au的含量超过3%,焊出来的焊点就会变脆,机械强度下降。为此,美国宇航局把除掉Au规定为焊接工作的一项义务。Au引起的接合部分脆化问题,在贝尔研究所的弗·高尔顿·福斯勤和马尔丁-欧兰德公司的杰·德·凯列尔等的研究报告中都有详细的分析。一般情况下,焊接时间很短,几秒内即可完成,所以Au不能在钎料中均匀地扩散,这样就会在局部形成高浓度层,这层的强度最低。此外,Au在焊接后光泽变差,颜色发白,从表面看很像冷接合或虚焊。在光亮镀Au时,会在镀层界面产生由聚积物引起的裂纹。由于Au的价值很贵,所以一般都镀得很薄,在0.1μm左右。这样薄的镀层,无论是测量还是厚度控制,都是很困难的。另外,因为很难搞清Au的覆盖层到底是多孔海绵状的还是细致而均匀的,所以镀Au后的基板质量能否有保证还存在疑问。镀Au还有一个缺点,即容易给人造成错觉,让人误以为钎料很容易在Au的表面润湿,所以焊接效果也会很理想,但实际上焊点却往往并没有焊好。另一个问题是PCB上的Au厚度是难于控制的。Au层可能太薄或太厚。后者会使Au产生脆化,如焊点中金含量>3wt%时,在较大PCB(>250mm×250mm)组装较大BGA(>25mm×25mm)的情况下,PCB的厚度应至少提高到2mm,以使PCB弯曲和挠曲现象达到最低水平。这样就可以降低或消除由于PCB的弯曲和挠曲导致的机械应力所造成的界面间失效。

Intel公司组织的试验中使用了以下两个高密度组装测试板。VFBGA封装。VFBGA封装如图1所示。硅芯片通过绑定连接到极薄的基板上。试验所用的VFBGA,总封装高度是1.0mm,间距0.5mm,植球之前量得的锡球直径是0.3mm。

所以正确有效地选择和使用电子元器件是提高电子产品可靠性水平的一项重要工作,电子元器件的可靠性分为固有可靠性和使用可靠性。固有可靠性主要由设计和制造工作来保证,这是元器件生产厂的任务。

二、焊点中Au含量对脆性的影响

必德电竞 1

必德电竞 2

在焊接过程中,Au溶解到钎料中,在凝固时析出AuSn4并均匀地分布在钎料中,BGA、CSP等在再流焊接的焊点中,Au的浓度通常都不会超过1wt%,故这些焊点通常不会变脆。但近来据有关文献报导,在焊点固相老化过程中,析出的AuSn4颗粒会从钎料内部向钎料和Cu间的界面运动,并在界面处导致脆性断裂。含有Au的由Sn37Pb钎料构成的焊点的机械性能(拉伸、剪切强度和延伸率)是随Au含量的不同而不同的。当Au的浓度低于Sn37Pb钎料的固体溶解度时,焊点的机械性能便随Au含量的增加而增加,达到最大的溶解度。此后焊点的机械强度将随Au含量的进一步增加而降低,延伸率随Au含量的增加而增加,在约3wt%处达到峰值,并在6wt%处急剧降低。据国外有关专家对该类焊点失效的数据统计和观察,通常认为Au的浓度应限制在3wt%为宜。W.Reidel的研究试验表明,当PBGA在ENIG Ni/Au表面贴装并按常规再流焊接,再在150℃温度下烘烤两周后进行第二次再流焊接。针对不同的阶段和条件,由焊点切片的SEM图可见:刚再流焊后的试样,在钎料和PCB基板焊盘界面仅有一薄的Ni3Sn4层,在钎料中有AuSn4颗粒,如图1经烘烤后的试样,Ni3Sn4层长大,AuSn4从钎料内部向钎料和PCB基板的界面迁移。由于金属间化合物中Au和Sn的比为1:4,所以即使很少量的Au也会生成较厚的AuSn4层,如图1经烘烤后再进行再流焊接的试样焊点,AuSn4化合物层从界面溶解进入焊点,如图1所示。

图1 0.5mm间距的VFBGA封装图示

image

必德电竞 3

SCSP封装。SCSP封装如图2所示,是一个塑模BGA封装,可以装入两个或更多的CSP芯片。这种堆叠式封装的总封装高度是1.4mm,间距0.8mm,植球之前量得的锡球直径为0.4mm。

但是国内外失效分析资料表明,有近一半的元器件失效并非由于元器件的固有可靠性不高,而是由于使用者对元器件的选择不当或使用有误造成的。

图1 焊点在不同条件下的切面SEM图

必德电竞 4

因此为了保证电子产品的可靠性,就必须对电子元器件的选择和应用加以严格控制。

W.Reidel在研究试验中,还采用4点弯曲方式对上述3种条件进行进一步的测试,得到以上3种条件下的断裂载荷分别为45磅、30磅和45磅。其中的断裂模式是相同的,是在焊点和PCB焊盘之间发生了劈裂,尤其是断裂发生在Ni3Sn4化合物层和富磷层之间的界面上,脆性界面断裂和ENIG镀层有关。而条件在焊球和PCB焊盘,以及焊球和BGA焊盘的界面都发生断裂,而BGA焊盘的镀层为电解EG Ni/Au,在这一界面的脆性断裂与ENIG无关。PBGA组装件在150℃老化两周后的金脆,表明主裂纹在Au-Sn化合物和Ni-Sn化合物间扩展,裂纹穿过了Ni3Sn4化合物和Ni 层,如图2所示。图2所示为PBGA一侧的SEM图。图中亮的区域为AuSn4化合物,暗的区域为Ni3Sn4化合物,亮的斑点为富Pb钎料。图2所示为PCB一侧的断裂表面的SEM图。图中亮的区域为Ni3Sn4化合物,暗的区域为Ni-P,亮点为富Pb钎料。

图2

下面我们来看一下,应该如何控制?

必德电竞 5

0.8mm间距的SCSP这项评估使用的PCB板材是6层(1 4 1,中间4层,表面2层)FR4,在树脂覆铜表面制作微孔。PCB总厚度为0.8~1.0mm。在这项研究中,使用了两种表面涂层,即ENIG Ni/Au和Entec?Plus OSP。每块板上有10个元件单元。1~5单元的印制板表面安装焊盘100%的都带过孔,6~10单元是无过孔表面安装焊盘。封装侧的焊盘覆有电解镍和沉金,焊盘之间用阻焊膜图形隔开。

物料选型总则

图2 PBGA组装件在150℃老化两周后的金脆

二、组装工艺和实验设计

1.所选器件遵循公司的归一化原则,在不影响功能、可靠性的前提下,尽可能少选择物料的种类。

实验板通过表面安装技术将封装连接在基板上。所有组装好的板子都在X-射线检测设备上进行开路和短路测试。在板子发回Intel之前,对每个元件进行了电气连通测试,对失效元件作了记号。表1所示是为VFBGA和SCSP元件建立的实验设计矩阵(仅列出向后兼容类型)。

2.优先选用物料编码库中"优选等级"为"A"的物料。

表1 实验DOE

3.优选生命周期处于成长、成熟的器件。

必德电竞 6

4.选择出生、下降的器件走特批流程。

三、试验项目

5.慎选生命周期处于衰落的器件,禁止选用停产的器件。

1跌落试验试验条件。落体试验对象是板级,而非系统级,试验采用0.43kg的金属载体,从1.5m的高度落到橡胶平台上,PCB只在4个角上用螺钉进行固定。测试时落体采用板面朝下这一最严格的情况进行。试验次数达到50次以上,直到失效。落体测试装置如图3所示。为了得出每种工艺条件下的平均失效时间,对测试结果作了统计分析计算。

6.功率器件优先选用RjA热阻小,Tj结温更大的封装型号。

必德电竞 7

7.禁止选用封装尺寸小于0402(含)的器件。

图3 落体测试装置

8.抗ESD能力至少100V,并要求设计做防静电措施。

试验结论。SCSP和VFBGA封装的落体失效统计分析结果,对所有项目的平均落体失效都与对照组(SnPb钎料球的BGA用SnPb焊膏连接在OSP板上)进行了比较。●SCSP封装情况下,所有OSP板上的组件的平均落体失效率都比对照组高,而在ENIG Ni/Au板上的焊点则要比对照组低得多。●VFBGA封装情况下,所有ENIG Ni/Au板上的焊点(SAC钎料球用SnPb焊膏焊接)都比对照组稍差,仅有一项差一点达到目标,此项实验的工艺条件是208℃峰值温度,TAL为60~90s的均温式曲线。其他多数OSP板上的VFBGA组件都比对照组好,但有一项稍差,工艺条件是208℃峰值温度,TAL为60~90s的斜坡式曲线。●斜坡式曲线、较低的峰值温度和较短的液相时间将导致所评估的两种封装的焊点不可接受。图4展示的是一个缺陷焊点的剖面。涂上去的焊膏已经再流,但没有熔合形成一个连续的焊接点。

必德电竞 8

必德电竞 9

image

图4 峰值温度208℃/TAL 60~90s斜坡曲线形成的焊点

9.所选元器件MSL(潮湿敏感度等级)不能大于5级(含)。

2 温度循环试验温度循环测试仿效产品在实际使用过程中,作用于封装和互连的热机械应力进行。温度循环采用-40~125℃,30min为一个周期,高低温转换时间不到2min。每隔250个周期检测一次温度,记录室温和低温读数。根据试验结果得出的失效数据作出威布尔分布。测试持续时间为典型的1500~2 000个周期。测试目标是在800个周期内,威布尔分布置信度95%的前提下,失效率小于5%。

10.优先选用密封真空包装的型号,MSL(潮湿敏感度等级)大于2级(含)的,必须使用密封真空包装。

必德电竞 10

11.优先选用卷带包装、托盘包装的型号。如果是潮湿敏感等级为二级或者以上的器件,则要求盘状塑料编带包装,盘状塑料编带必须能够承受125℃的高温。

图5 各种工艺条件下SCSP和VFBGA封装在800次温度循环周期(-40~125℃,30min循环一次)的失效率

12.对于关键器件,至少有两个品牌的型号可以互相替代,有的还要考虑方案级替代。

图5显示了威布尔分布图在800个周期时的总失效率。SCSP和VFBGA封装对照组的失效率都没有达到800周期小于5%的目标。而SCSP封装的SAC钎料球用SnPb焊膏在OSP板上的焊点,在DOE中所有工艺条件下都达到了目标。VFBGA组件也仅有一项实验离目标稍差一点,那个焊点是在208℃峰值温度,TAL为60~90s的斜坡式曲线下完成的。在ENIG Ni/Au板上,焊点随工艺条件的变化没有显示确定的趋势。与SCSP封装相比,VFBGA封装的总失效率较高,尤其是在208℃峰值温度,TAL为60~90s的斜坡式曲线下。

13.使用的材料要求满足抗静电、阻燃、防锈蚀、抗氧化以及安规等要求。

四、失效模式

二、各类物料选型规则

主要存在以下3种失效模式:图6所示的钎料与板面之间产生彻底的界面分离。这种失效产生在Ni-Sn化合层与Ni镀层之间。

A:芯片选型总的规则

必德电竞 11

1.有铅BGA焊球优选Sn63Pb37合金,也可选择高铅(铅含量≈85%)的SnPb合金。无铅BGA焊球选择SnAgCu合金。

图6 0.8mm SCSP封装所产生的整齐分离(SAC钎料球的BGA用Sn37Pb焊接)

2.有引线的SMD和集成电路器件,引脚线金属材料要为铜、铜合金、可阀合金、42合金材料,表面合金涂镀均匀、厚度符合相关标准(4~7.6μm),涂层不得含金属铋。锡铅引脚镀层:SnPb;无铅引脚镀层:优选:Matte-Sn、SnAgCu、Ni/Au、Ni/Pd/Au;Sn镀层:对于纯Sn镀层来讲,Sn镀层厚度≈7.6μm(电镀工艺)、或≈2.5μm(电镀后熔融工艺)、或≈5.1μm(浸锡工艺)、或≈0.5μm(化学镀工艺);阻挡层Ni:厚度≈3μm;SnCu镀层:SnCu镀层厚度≈3μm;Ni/Pd镀层:Pd镀层厚度≈0.075μm,Ni镀层厚度在3μm以上;Ni/Pd/Au镀层:Ni厚度≈3μm,Pd厚度≈0.075μm,Au厚度在0.025~0.10μm

图7所示的这个失效位于焊点封装侧靠近金属化合物界面的地方,裂缝始于钎料,并向金属化合物界面延伸,或止于钎料但非常靠近金属化合物界面。

3.谨慎选用台湾的CPU、电源芯片。

必德电竞 12

4.禁止选用QFN封装的元器件,如果只能选用QFN封装的元器件,必须经过评审。选用任何QFN封装的芯片必须经付总一级的领导批准后才能使用。

图7 0.5mmVFBGA封装界面所产生的钎料裂缝(无铅BGA钎料球用Sn37Pb焊接)

5.对于IC优先选用脚间距至少0.5MM的贴片封装器件。

过孔裂缝发生在早期失效单元中。早期失效的过孔裂缝由于镀覆不均匀所致。裂缝起于过孔底部,这里的镀覆较薄。图8显示了一个过孔裂缝的例子。

6.优选贴片封装的器件,慎选DIP封装器件。

必德电竞 13

7.尽量不要选用BGA封装的元器件,不得不使用才选用。如果选用BGA,BGA球间距必须大于等于0.8mm,最好大于等于1.0mm。而且尽量选用使用有铅BGA球器件的型号,并且使用有铅焊接工艺。

图8 0.8mm SCSP封装所产生的过孔缺陷(这个失效是在第500次循环读数时检测到的)

8.禁止选用不支持在线编程的CPU。

五、失效机理

9.尽量不要选用三星的芯片。

1.黑色焊盘根据跌落试验早期失效结果分析,说明这些失效或者是由于过孔裂缝,或者是由于钎料与PCB之间彻底的界面分离所致。进一步考察钎料与PCB之间整齐的界面分离情况,最后发现,产生这种失效模式的单元都是ENIG Ni/Au板。这种早期失效在跌落试验中表现得比在温度循环试验中更突出。这种失效被确定为所谓的“黑焊盘”缺陷。在裂缝界面检测到磷含量较高,裂缝呈渣化,如图9所示。

B:电阻选型规则

必德电竞 14

1.电阻阻值优先选用10系列,12系列,15系列,20系列,30系列,39系列,51系列,68系列,82系列。

图9 ENIG Ni/Au板上失效焊点的黑焊盘断面失效发生在Ni-Sn合金层与Ni层的界面之间

2.贴片电阻优选0603和0805的封装,0402以下的封装禁选。

2钎料球钎料未完全熔合在温度循环试验中,大多数早期失效发生在峰值温度为208℃,183℃以上持续时间为60~90s,斜坡式曲线的工艺条件下。这类失效在 ENIG Ni/Au板上表现得更突出。断面分析表明,焊点在BGA的SAC钎料球与Sn37Pb钎料之间没有完全熔合,如图10所示。

3.插脚电阻优选0.25W,0.5W,1W,2W,3W,5W,7W,10W,15W。

必德电竞 15

4.对于电阻的温漂,J档温漂不能超过500ppm/℃,F档温漂不能超过100ppm/℃,B档温漂不能超过10ppm/℃。

图10 不完全熔合

5.金属膜电阻1W及1W以上禁选,金属膜电阻750k以上禁选。

3.阻焊膜错位在连接界面,Sn37Pb钎料内的Pb产生晶界扩散。在表面处理采用OSP的情况下,对于温度循环试验和跌落试验观察到的早期失效,Pb的偏析似乎不是主要原因。图11所示是一个0.5mm间距的VFBGA封装经过8次跌落试验后得出的失效断面图。BGA钎料球组分是SAC,用Sn37Pb焊膏连接,峰值温度为208℃,183℃以上的滞留时间是60~90s,采用斜坡式曲线,板面涂层为OSP。失效位于PCB侧的Cu-Sn合金层。在焊盘和钎料两侧,都检测到了Cu6Sn5。在温度循环试验中,早期失效发生在封装侧。多半可能是由于阻焊膜定位问题和钎料球偏离有关。

6.7W以上功率电阻轴线型禁选。

必德电竞 16

7.慎选电位器,如果无法避免,选用多圈的,品牌用BOURNS。电子电位器按照芯片选型规范操作。

图11

8.电阻品牌优选YAGEO、MK、贝迪思。

阻焊膜错位,0.5mm间距的VFBGA封装OSP板,8次落体试验失效4.焊膏印刷量偏少0.5mm间距VFBGA封装的组件失效率高于0.8mm SCSP封装的组件。可能的原因是VFBGA组件的焊膏印刷量较少,以及快速而低温的再流曲线,使得钎料自对位的时间和力度有限。ENIG Ni/Au板上的失效,是焊点与板面之间产生整齐的分离。不过在250℃峰值再流的ENIG Ni/Au板上完全无铅的焊点,以及Sn37Pb钎料球的BGA用SAC焊膏焊接的焊点,早期失效率却很低。

C:电容选型规则

六、结论

➀铝电解电容选型规则

此项研究考察了常规SMT组装成品率。0.5mm间距的VFBGA和0.8mm间距的SCSP的无铅封装,在Intel推荐的再流曲线用Sn37Pb焊膏组装,OSP板面和ENIG Ni/Au板面的成品率都在99.2%以上。研究数据表明OSP板上SAC钎料球用Sn37Pb焊膏在特定工艺条件下可以满足板级可靠性目标。这些条件归纳为一点,即BGA的SAC钎料球要与Sn37Pb焊膏完全熔合。这里的目标定义为:温度循环800次静态失效率小于5%时,平均失效等于或好于Sn37Pb对照组。ENIG Ni/Au和其他板面上的“黑焊盘”缺陷影响了实验数据。当板子本身存在缺陷时,SAC钎料球BGA和SnPb焊膏组件在机械冲击负载下的失效风险很高。根据樊融融编著的现代电子装联工艺可靠性改编

1.普通应用中选择标准型、寿命1000HR~3000HR(为价格考虑,慎选长寿命型),选择铝电解电容寿命尽量选择2000Hr。

2.对于铝电解电容的耐压,3.3V系统取10V、5V系统取10V、12V系统取25V、24V系统取50V;48V以上系统选100V。

3.铝电解电容必须选用工作温度为105度。

4.对于铝电解电容的容值,优选10、22、47系列;25V以下禁选224、105、475之类容值型号(用片状多层陶瓷电容或钽电解电容替代)。

5.对于高压型铝电解电容保留400V。禁选无极性铝电解电容。

6.普通铝电解电容选用品牌"SAMWHA"(三和),高端铝电解电容选用NCC(黑金刚)或其他日本名牌铝电解电容。

7.禁止选用贴片的铝电解电容。

➁钽电解电容选型规则

1.钽电解电容禁止选用耐压超过35V以上的。

2.插脚式钽电解电容禁选。

3.对于钽电解电容的耐压,3.3V系统取10V、5V系统取16V、12V系统取35V,10V、16V、35V为优选,4V、6.3V、50V为禁用(用铝电解电容替代)。

4.对于钽电解电容的容值:优选10、22、47系列。容值105以下的钽电解电容禁选(用陶瓷电容替代)。

5.钽电解电容品牌:KEMET、AVX。

➂片状多层陶瓷电容选型规则

1.高Q陶瓷电容慎选;只用在射频电路上。

2.片状多层陶瓷电容封装:0603、0805优选、1206、1210慎选、1808以上禁选。

3.片状多层陶瓷电容耐压:优选25V、50V、100V;106(含)以上容值的耐压不大于25V。

4.片状多层陶瓷电容容量:优选10、22、33、47、68系列。

5.片状多层陶瓷电容的材料,优选NPO、X7R、X5R,其它禁选。

6.片状多层陶瓷电容的品牌:TAIYO、MURATA、KEMET、TEMEX(高Q陶瓷电容)。

➃引脚多层陶瓷电容选型规则

1.新产品禁止选用此类电容(使用片状多层陶瓷电容替代)。

D:继电器选型规则

1.品牌选择:PANASONIC、OMRON、FINDER。

2.禁止使用继电器插座。

本文由必德电竞官网发布于必德电竞,转载请注明出处:Au脆现象爆发的冶金机制及调整,购销员必收藏必

关键词: 必德电竞官网

上一篇:大自然的启示,人们根据蛙眼的视觉原理
下一篇:没有了